半导体设计软件的全球领导者Synopsys, Inc. 很高兴地宣布推出 IC Compiler II vP-2019.03-SP5，它是一个完整的网表到 GDSII 实施系统，包括早期设计探索和原型制作、详细设计规划、模块实现、芯片组装和签核驱动的设计收敛。
IC Compiler II是业界领先的布局布线解决方案，可为所有垂直市场和工艺技术的下一代设计提供一流的结果质量 (QoR)，同时实现前所未有的生产力。IC Compiler II 包括创新的平面和分层设计规划、早期设计探索、拥塞感知布局和优化、时钟树综合、高级节点布线收敛、制造合规性和签核收敛。
IC Compiler II 专门设计用于解决前沿设计的激进性能、功耗、面积 (PPA) 和上市时间压力。关键技术包括普遍并行优化框架、多目标全局布局、路由驱动布局优化、基于全流 Arc 的并发时钟和数据优化、总功率优化、多模式和 FinFET 感知流和机器学习 (ML) 驱动优化快速和预测性的设计收敛。Advanced Fusion 技术提供签核 IR 压降驱动的优化、IC Compiler II 中的 PrimeTime 延迟计算、详尽的基于路径的分析 (PBA) 和布局布线中的签核 ECO，以实现无与伦比的 QoR 和设计收敛。
Synopsys公司是半导体设计电子设计自动化 (EDA) 软件的全球领导者。该公司向全球电子市场提供技术领先的半导体设计和验证平台以及 IC 制造软件产品，支持复杂片上系统 (SoC) 的开发和生产。Synopsys 还提供知识产权和设计服务，以简化设计流程并加快客户的上市时间。Synopsys 总部位于加利福尼亚州山景城，在北美、欧洲、日本和亚洲设有 60 多个办事处。
Product: Synopsys IC Compiler II
Version: vP-2019.03
Supported Architectures: x86_64
Website Home Page : http://www.synopsys.com
Languages Supported: english
System Requirements: Linux *
Size: 1.3 Gb
