2022版Verilog HDL编程基础教学和实用方法视频教程

欢迎学习《Verilog HDL编程基础教学和实用方法视频教程》课程，这是一门完整的 Verilog HDL 编程课程，为初学者和有经验的人提供完美、结构良好和简洁的课程，从基础级别到应用级别。本课程讨论 Verilog HDL 编程中的概念和与 C 语言相比的属性，并讨论其特性和优势。

MP4 | 视频：h264, 1280×720 | 音频：AAC，44.1 KHz
语言：英语 | 大小：2.82 GB | 时长：6h 47m

你会学到什么

• 学习 Verilog HDL 编程基本概念和属性与 C 语言比较，Verilog HDL 相对于 VHDL 的特性和优势
• VLSI 设计流程（FPGA 和 ASIC）以及 FPGA 与 ASIC 之间的区别
• Verilog HDL 编程中的不同设计方法和示例
• 具有阻塞和非阻塞概念和实时示例的行为建模
• 带有示例的测试台 Verilog 程序
• 任务和系统任务，包括随机数据生成器、基于文件的操作和内存加载操作以及文件表示输入和输出等示例。
• 有限状态机 (FSM) 以及 Mealy & Moore 和序列检测器 FSM 的示例
• 内存控制器的完整设计和测试台编程
• 用于 FIFO 控制器的完整设计和测试台编程
• 用于汉明码的编码器和解码器的完整设计和测试台编程 错误检测校正
• FPGA基础知识

要求

• 学习意向
• C语言基础
• 数字设计基础知识（非强制性）

描述

在本课程中，我们提供与 FPGA 和 ASIC 的 VLSI 设计流程相关的信息，并概述两者。

本课程通过示例提供有关不同编程风格的信息，例如门级、数据流、行为和开关级。

本课程提供了关于验证的清晰画面，即模拟和编写测试平台以及一些通用示例，如计数器、使用计数器的时钟驱动器、脉冲发生器。

本课程解释了如何使用带有任务的测试台和带有示例的系统任务来编写验证模型。这些示例包括基于文件的系统任务，例如将数据写入文件、从文件读取数据以及将数据加载到内存和随机数据生成器。

本课程清晰地展示了有限状态机 (FSM)

如何绘制，

如何在硬件模型中实现它

如何通过示例将 ro 转换为 Mealy 和 Moore FSM 的 verilog 代码。

本课程还展示了一些项目，如内存控制器、FIFO 控制器和使用汉明码进行错误检测和纠正，这提高了分析和处理项目的能力。

最后，它提供了有关 FPGA 类似核心概念的基本知识，如何将位文件加载到 FPGA 中。

本课程适用于谁

• 本科电子和计算机科学工程专业的学生
• 规划超大规模集成电路领域前端职业生涯的研究生（设计与验证）
• 高级在读研究生，愿意做前端超大规模集成电路设计项目

领意永久会员

打赏 收藏 海报 链接