在本课程中，您将学习如何为 FPGA/CPLD 编写 VHDL 代码 无需具备 VHDL 或 FPGA 知识。本课程是根据您需要了解的有关 VHDL 代码的基本要素设计的。本课程以这样的方式构建，您将首先了解 FPGA 和 CPLD 结构，以便您了解编写 VHDL 代码时将要做什么的基本知识。
我们将介绍 VHDL 代码的所有基本元素，从基本代码的 VHDL 代码结构到更高级的编码结构。了解结构后，您将了解数据类型、VHDL 基本设计单元、VHDL 高级设计单元、VHDL 语句格式。
您将了解 FPGA 的时钟和复位以及如何使用它们 FPGA/CPLD 是从外部世界接收真实信号的实际组件。其中一些将是具有时钟的同步信号。您将学习如何使用时钟和复位来采样新数据并创建与外部世界的数据/通信。
该课程包含 50 多个讲座，将教您 VHDL 代码的语法。
在课程结束时，我们将一起完成 6 个练习，您将通过练习学习如何编写 VHDL 代码。从最基本的 VHDL 代码开始，随着任务难度的增加，我将在这些视频中向您展示如何以正确的方式编写代码。
在课程结束时，我会将最后的练习代码上传到真正的 FPGA！（使用我的 Xilinx 开发板）我还将实时向您展示如何使用 Xilinx 的集成逻辑分析器实时调试器调试代码。
本课程由专业的电子和计算机工程师为所有级别的人员制作。拥有对市场上所有公司的 FPGA 的丰富经验。
MP4 | Video: h264, 1280×720 | Audio: AAC, 44100 Hz
Language: English | Size: 4.35 GB | Duration: 10h 16m
声明：本站所有文章，如无特殊说明或标注，均为本站原创发布。任何个人或组织，在未征得本站同意时，禁止复制、盗用、采集、发布本站内容到任何网站、书籍等各类媒体平台。如若本站内容侵犯了原著者的合法权益，可联系我们进行处理。
