全球电子设计创新的领导者 Cadence Design Systems, Inc. 很高兴地宣布 XCELIUM Main 23.09.003的可用性，这是 Cadence Verification Suite 的一部分，支持公司的智能系统设计战略，实现无处不在的智能和更快的设计收敛。
Cadence Xcelium逻辑仿真为SystemVerilog、VHDL、混合信号、低功耗和 x 传播提供一流的核心引擎性能。它支持单核和多核模拟、增量和并行构建，以及通过动态测试重新加载保存/重启。大多数顶级半导体公司以及超大规模、汽车和消费电子领域的大多数顶级公司都部署了 Xcelium 逻辑模拟器。Xcelium 使用直接与模拟内核接口的计算软件和专有机器学习技术，在整个模拟回归过程中迭代学习。它分析隐藏在验证环境中的模式，并在随后的回归运行中指导 Xcelium 随机化内核，以在减少模拟周期的情况下实现匹配覆盖。
xcelium是cadence的仿真工具，原型是incisive，对标synopsys的VCS。
Cadence验证套件针对Arm 设计进行了优化：
- JasperGold® 形式验证平台：实现IP和子系统验证，包括Arm AMBA® 协议的形式化验证
- Xcelium® 并行逻辑仿真器：提供经过产品验证的多核仿真器，加速SoC研发和其余Arm的设计验证
- Palladium® Z1企业级仿真平台：包括基于Arm 快速模型（Fast Model）集成的Hybrid技术，操作系统启动最快提升50倍，基于应用软件的软件运行速度最快提升10倍，并利用动态功耗分析技术实现功耗快速预估
- Protium™ S1 FPGA原型平台：与Palladium Z1企业级仿真平台集成使用，并可与Arm DS-5集成来进行流片前嵌入式软件的调试
- vManager™规划与度量工具：为JasperGold平台、Xcelium仿真、Palladium Z1平台和Cadence VIP解决方案提供度量验证，实现Arm系统级芯片的验证收敛
- Perspec™ 系统验证工具：结合面向Armv8架构设计的PSLib，提供软件驱动的用例验证，较传统验证激励开发效率最高提升10倍
- Indago™ 调试平台：可对RTL设计、验证环境和嵌入式软件进行调试， 并支持基于Arm CPU的软硬件协同调试
- Cadence验证工作台：与Arm Socrates™封装 Armv8 IP和VIP相结合，实现快速的SoC集成和UVM测试环境的搭建
- Cadence互联工作台：可与Xcelium仿真器、Palladium Z1平台和Cadence验证IP同时使用，对基于Arm CoreLink™ 互联IP的系统进行快速的性能分析与验证
- 验证IP组合：实现包括Arm AMBA互联在内的IP和SoC验证，支持Xcelium仿真器、JasperGold平台和Palladium Z1平台
Product: Cadence XCELIUM
Version: 23.03.x (XCELIUMMAIN) Base
Supported Architectures: x86_64
Website Home Page : http://www.cadence.com
Languages Supported: english
System Requirements: Linux *
Size: 6.8 Gb
声明：本站所有文章，如无特殊说明或标注，均为本站原创发布。任何个人或组织，在未征得本站同意时，禁止复制、盗用、采集、发布本站内容到任何网站、书籍等各类媒体平台。如若本站内容侵犯了原著者的合法权益，可联系我们进行处理。
